मल्टीलेयर पीसीबी डिझाइनमध्ये ईएमआयची समस्या कशी सोडवायची?

मल्टी-लेयर पीसीबी डिझाइन करताना ईएमआयची समस्या कशी सोडवायची हे आपल्याला माहिती आहे?

मला सांगू दे!

ईएमआयच्या समस्यांचे निराकरण करण्याचे बरेच मार्ग आहेत. आधुनिक ईएमआय दडपशाही पद्धतींमध्ये हे समाविष्ट आहेः ईएमआय सप्रेशन कोटिंग वापरणे, योग्य ईएमआय सप्रेशन भाग आणि ईएमआय सिम्युलेशन डिझाइन निवडणे. सर्वात मूलभूत पीसीबी लेआउटच्या आधारे, हा पेपर ईएमआय रेडिएशन आणि पीसीबी डिझाइन कौशल्यांच्या नियंत्रणामध्ये पीसीबी स्टॅकच्या कार्याबद्दल चर्चा करतो.

पॉवर बस

आयसीच्या पॉवर पिनजवळ योग्य कॅपेसिटन्स ठेवून आयसीच्या आउटपुट व्होल्टेज जंपला गती मिळू शकते. तथापि, या समस्येचा शेवट नाही. कॅपेसिटरच्या मर्यादित वारंवारतेच्या प्रतिसादामुळे, कॅपेसिटरला पूर्ण वारंवारता बँडमध्ये आयसी आउटपुट स्वच्छपणे चालविण्यासाठी आवश्यक असणारी हार्मोनिक शक्ती निर्माण करणे अशक्य आहे. याव्यतिरिक्त, पॉवर बसवर तयार झालेल्या क्षणिक व्होल्टेजमुळे डिकॉप्लिंग पाथच्या इंडक्शनन्सच्या दोन्ही टोकांवर व्होल्टेज ड्रॉप होईल. हे क्षणिक व्होल्टेजेस मुख्य सामान्य मोड ईएमआय हस्तक्षेप स्रोत आहेत. आपण या समस्या कशा सोडवू शकतो?

आमच्या सर्किट बोर्डवरील आयसीच्या बाबतीत, आयसीच्या आसपासची उर्जा स्तर एक उच्च उच्च-वारंवारता कॅपेसिटर म्हणून ओळखला जाऊ शकतो, जो स्वच्छ आउटपुटसाठी उच्च-वारंवारता ऊर्जा प्रदान करणार्या वेगळ्या कॅपेसिटरद्वारे गळती केलेली ऊर्जा गोळा करू शकतो. याव्यतिरिक्त, चांगल्या पॉवर लेयरची इंडक्शनन्स लहान असते, म्हणूनच इंडक्टर्सद्वारे एकत्रित केलेले क्षणिक सिग्नल देखील लहान असते, त्यामुळे सामान्य मोड ईएमआय कमी होते.

अर्थात, पॉवर सप्लाय लेयर आणि आयसी पॉवर सप्लाइ पिनमधील कनेक्शन शक्य तितके लहान असणे आवश्यक आहे, कारण डिजिटल सिग्नलची वाढती धार वेगवान आणि वेगवान आहे. आयसी पॉवर पिन असलेल्या पॅडशी थेट कनेक्ट करणे अधिक चांगले आहे, ज्यासाठी स्वतंत्रपणे चर्चा करणे आवश्यक आहे.

सामान्य मोड ईएमआय नियंत्रित करण्यासाठी, डीकूपल करण्यात मदत करण्यासाठी पॉवर लेयर योग्य रचनेची उर्जा स्तरांची जोडी असणे आवश्यक आहे आणि पुरेसे कमी इंडक्शनन्स असणे आवश्यक आहे. काही लोक विचारतील, हे किती चांगले आहे? उत्तर पॉवर लेयर, थरांमधील सामग्री आणि ऑपरेटिंग फ्रीक्वेन्सी (म्हणजेच आयसी राइज टाईमचे फंक्शन) यावर अवलंबून असते. सर्वसाधारणपणे, पॉवर थरांचे अंतर 6 मिली असते आणि इंटरलेअर एफआर 4 मटेरियल असते, त्यामुळे पॉवर लेयरच्या प्रति चौरस इंच समकक्ष कॅपेसिटन्स सुमारे 75 पीएफ असते. अर्थात, थरांचे अंतर जितके छोटे असेल तितके मोठे कॅपेसिटन्स.

100-300ps चा वाढीव वेळ असणारी कोणतीही साधने नाहीत, परंतु आयसीच्या सध्याच्या विकास दरानुसार, 100-300 पी च्या श्रेणीत वाढीसह उपकरणे उच्च प्रमाणात व्यापतील. 100 ते 300 PS वाढीच्या वेळा असलेल्या सर्किट्ससाठी, बहुतेक अनुप्रयोगांसाठी 3 मिली थर अंतर आता लागू होणार नाही. त्यावेळी, इंटरलेयर 1 मिली पेक्षा कमी अंतर असलेल्या डिलेमिशन तंत्रज्ञानाचा अवलंब करणे आवश्यक आहे आणि एफआर 4 डायलेक्ट्रिक सामग्रीला उच्च डायलेक्ट्रिक स्थिरतेसह सामग्रीसह पुनर्स्थित करणे आवश्यक आहे. आता, सिरेमिक्स आणि पॉटटेड प्लास्टिक 100 ते 300ps राइज टाईम सर्किट्सच्या डिझाइनची आवश्यकता पूर्ण करू शकतात.

भविष्यात नवीन साहित्य आणि पद्धती वापरल्या गेल्या असल्या तरी सामान्य 1 ते 3 एनएस वाढीचा वेळ सर्किट, 3 ते 6 मिली लेयर स्पेसिंग आणि एफआर 4 डायलेक्ट्रिक साहित्य सहसा उच्च-अंत संप्रेरक हाताळण्यासाठी आणि क्षणिक सिग्नल पुरेसे कमी करण्यासाठी पुरेसे असतात, ते म्हणजे , कॉमन मोड ईएमआय खूप कमी केला जाऊ शकतो. या पेपरमध्ये, पीसीबी स्तरित स्टॅकिंगचे डिझाइन उदाहरण दिले गेले आहे, आणि थरांचे अंतर 3 ते 6 मिलीमीटर गृहित धरले जाते.

इलेक्ट्रोमॅग्नेटिक शील्डिंग

सिग्नल रूटिंगच्या दृष्टिकोनातून, पॉवर लेयर किंवा ग्राउंड प्लेनच्या शेजारी असलेल्या एका किंवा अधिक थरांमध्ये सर्व सिग्नलचे ट्रेस ठेवणे चांगले लेअरिंग धोरण असले पाहिजे. वीज पुरवठ्यासाठी, एक चांगली लेअरिंग रणनीती असावी की पॉवर लेयर ग्राउंड प्लेनला लागूनच असेल आणि पॉवर लेयर आणि ग्राउंड प्लेनमधील अंतर शक्य तितके लहान असले पाहिजे, ज्याला आपण "लेयरिंग" स्ट्रॅटेजी म्हणतो.

पीसीबी स्टॅक

कोणत्या प्रकारचे स्टॅकिंग धोरण ईएमआय शील्ड आणि दाबण्यात मदत करू शकते? पुढील स्तरित स्टॅकिंग योजना अशी गृहीत धरते की विद्युत पुरवठा चालू प्रवाह एकाच थरांवर वाहतो आणि एकल व्होल्टेज किंवा एकाधिक व्होल्टेजेस समान थरच्या वेगवेगळ्या भागांमध्ये वितरीत केले जातात. एकाधिक पॉवर थरांच्या बाबतीत नंतर चर्चा होईल.

4-प्लाय प्लेट

4-प्लाय लॅमिनेटच्या डिझाइनमध्ये काही संभाव्य समस्या आहेत. सर्व प्रथम, जरी सिग्नल लेयर बाह्य थरात असेल आणि पॉवर आणि ग्राउंड प्लेन आतील थरात असले तरीही पॉवर लेयर आणि ग्राउंड प्लेनमधील अंतर अद्याप खूप मोठे आहे.

जर किंमतीची आवश्यकता प्रथम असेल तर पारंपारिक 4-प्लाय बोर्डसाठी खालील दोन पर्यायांचा विचार केला जाऊ शकतो. दोघेही ईएमआय दडपशाहीची कार्यक्षमता सुधारू शकतात, परंतु ते फक्त त्या प्रकरणातच योग्य आहेत जेथे बोर्डवरील घटकांची घनता कमी आहे आणि घटकांच्या आसपास पुरेसे क्षेत्र आहे (वीजपुरवठ्यासाठी आवश्यक तांबे कोटिंग ठेवण्यासाठी).

पहिली पसंती योजना. पीसीबीचे बाह्य स्तर सर्व स्तर आहेत आणि मधल्या दोन थर सिग्नल / उर्जा स्तर आहेत. सिग्नल लेयरवरील वीजपुरवठा विस्तृत रेषांसह केला जातो, जो वीजपुरवठा चालू ठेवण्याच्या मार्गावरील अडथळा कमी करतो आणि सिग्नल मायक्रोस्ट्रिप पथची बाधा कमी करतो. ईएमआय नियंत्रणाच्या दृष्टीकोनातून ही सर्वात चांगली 4-लेयर पीसीबी रचना उपलब्ध आहे. दुसर्‍या योजनेत बाह्य थर शक्ती आणि ग्राउंड घेते आणि मधल्या दोन थरात सिग्नल असतो. पारंपारिक--लेअर बोर्डाच्या तुलनेत या योजनेची सुधारणा कमी आहे आणि इंटरलेअर प्रतिबाधा पारंपारिक-लेयर बोर्डाइतकी चांगली नाही.

जर वायरिंगवरील अडथळा नियंत्रित करायचा असेल तर उपरोक्त स्टॅकिंग योजना वीजपुरवठा आणि ग्राउंडिंगच्या तांबे बेटाखाली वायरिंग ठेवण्यासाठी फार काळजी घ्यावी. याव्यतिरिक्त, डीसी आणि कमी वारंवारता दरम्यान कनेक्टिव्हिटी सुनिश्चित करण्यासाठी वीजपुरवठा किंवा स्ट्रॅटमवरील तांबे बेट शक्य तितक्या परस्पर जोडले जावे.

6-प्लाय प्लेट

जर 4-लेअर बोर्डवरील घटकांची घनता मोठी असेल तर 6-लेअर प्लेट अधिक चांगली आहे. तथापि, 6-लेअर बोर्डच्या डिझाइनमध्ये काही स्टॅकिंग योजनांचा शिल्डिंग इफेक्ट पुरेसा चांगला नाही आणि पॉवर बसचा ट्रान्झींट सिग्नल कमी केला जात नाही. खाली दोन उदाहरणांवर चर्चा केली आहे.

पहिल्या प्रकरणात, वीजपुरवठा आणि ग्राउंड अनुक्रमे दुसर्‍या आणि पाचव्या थरांमध्ये ठेवले आहेत. तांबे घातलेल्या वीजपुरवठ्याच्या उच्च प्रतिबाधामुळे, सामान्य मोड ईएमआय रेडिएशन नियंत्रित करणे खूप प्रतिकूल आहे. तथापि, सिग्नल प्रतिबाधा नियंत्रणाच्या दृष्टीकोनातून ही पद्धत अगदी योग्य आहे.

दुसर्‍या उदाहरणात, वीजपुरवठा आणि ग्राउंड अनुक्रमे तिसर्‍या आणि चौथ्या थरात ठेवले आहेत. या रचनेमुळे वीजपुरवठ्यात तांबे घातलेल्या अडथळाची समस्या दूर होते. लेयर 1 आणि लेअर 6 च्या खराब इलेक्ट्रोमॅग्नेटिक शील्डिंग परफॉरमेंसमुळे, डिफरेंशियल मोड ईएमआय वाढतो. दोन बाह्य थरांवरील सिग्नल लाइनची संख्या कमी असल्यास आणि ओळींची लांबी खूपच कमी असेल (सिग्नलच्या सर्वोच्च हार्मोनिक वेव्हलेंथच्या 1/20 पेक्षा कमी), डिझाइन विभेदक मोड ईएमआयची समस्या सोडवू शकते. परिणाम दर्शविते की बाह्य थर तांबेने भरलेला असतो आणि तांबे घातलेला क्षेत्र (प्रत्येक 1/20 तरंगलांबी अंतराने) ग्राउंड केला जातो तेव्हा विभेदक मोड ईएमआयचे दडपण विशेषतः चांगले असते. वर नमूद केल्याप्रमाणे, तांबे घातला जाईल


पोस्ट वेळ: जुलै -२० -२०२०20